当社の背景
GRLのエンジニアは、IC検証、PHY設計、テスト機器の豊富な経験を持ち、2010年にシリコンバレーに設立されて以来、特性評価、ストレステスト、PHYチューニングサービスを必要とするIC企業を対象にテストプランを開発・実行しています。
GRLは卓越したセンターとして、シリコンバレー、台湾、日本、中国、インドのラボで業界をリードするIC特性評価とチューニングサービスを提供しています。当社の包括的な初期シリコン特性評価サービスは、112Gb/sのPAM-4（銅および光）からサブギガヘルツカスタムメモリーインターフェース、特殊なアナログおよび混合信号IC（AFE、ADC、DAC、センサー）まで、多岐に渡ります。
テストプロセス
あらゆる種類のテスト目的と予算に対応した、広範なテストプロセスを作成いたします：
- プロジェクトに技術者を任命する
- お客様独自のテスト手法の開発
- 独自のテストオートメーションの開発
- 「監査 」IPベンダーのシリコン
- キャラクタライズ基板設計・レイアウトの相談
- キャラクタライズボードでのSIシミュレーションや計測を実施
- カスタムテストアクセサリーの調達または開発
- 最初のシリコンでデバッグとPHYのチューニングを実行
- 複数のPVTコーナーでより大量にベンチキャラクタリゼーションを実施
- GRLのテストオートメーションフレームワークを使用し、お客様のラボでターンキーの特性評価テストセットアップを提供
このようにカスタマイズすることで、お客様は使用した分の料金のみをお支払いいただき、固定料金や旧型の機器のメンテナンスにかかる費用を回避することができます。GRLは、テスト費用の高騰を緩和するとともに、必要に応じた専門技術者や高性能なテスト機器にアクセスを可能にしたいと考えています。
ストレステストの重要性
今日、半導体メーカーは、高速インタフェースの検証において大きな課題に直面しています。高速化し、より複雑な電源管理機能を搭載するインターフェイスを考慮しなければならないだけでなく、毎年増加する新しいインターフェイスに対応しなければならず、特性評価レポートに対するお客様からの要望も高まっています。
また、プロセスノードの微細化に伴い、エンジニアは、スケジュールや 予算が厳しい中で、PVT感度を徹底的に理解することが求められます。
ICストレステスト VS コンプライアンス認証テスト
最短時間で合格することを目的とするコンプライアンス認証テストとは異なり、ICストレステストでは、さまざまな非理想的な環境下で高速インターフェースの性能を監視することが求められます。例えば、極端な温度、電源電圧、高速および低速のプロセスコーナーなどです。さらに、次のような原因によるシグナルインテグリティの問題も考慮する必要があります：
- 基板設計のミス
- IC SERDES
- クロックや他の部品からの干渉
- ノイズ
- 波形の障害をもたらすパッケージ：
- 過度のジッター
- 符号間干渉（ISI）効果
半導体に共通する課題
半導体メーカーは、自社のICやリファレンスデザインに対応するだけでなく、他のICやシステムとの相互運用性の課題にも取り組まなければなりません。この課題は、他のICが必ずしも最適な営業利益率を持つとは限らないため、さらに複雑化します。他のベンダーのICがコンプライアンス仕様に適合しない場合、半導体企業が障害に遭遇することは珍しいことではありません。さらに難しい点としては、顧客のシステム設計に起因する問題であっても、コンプライアンスと相互運用性の責任はICベンダーにあることが多いことです。
さらに、インターフェース設計の複雑さに加え、テストが不十分であったり、正しく実装されていない可能性のある外部IPに過度に頼らざるを得ないという課題もあります。さらに、SERDESやPHYトランシーバーの設計もますます専門的になってきています。そのため、これらの外部IPを検証し、デバッグの問題を解決することは、大幅な遅延につながる可能性があります。ICマスクのコストが高く、市場投入までの期間が短いため、予算と労力の両面で再検討が不可欠です。
このような課題に対応するために、半導体企業は「Test to fail（失敗するためのテスト）」という考え方で運営し、設計上の問題を解決し、性能マージンを最大化することが必要です。数週間、あるいは数ヶ月かけてインターフェイス設計を適切に調整しなければ、IC（特に低プロセスノード）はPVT変動のコンプライアンス仕様の30％さえも満たせない可能性が高いです。