Rapid moving data makes the digitalized world go round
Bandwidth demands in the automation age
.png?width=140&height=140&name=Untitled%20design%20(14).png)
네트워크 트래픽은 그 어느 때보다 포화 상태입니다. 인공지능(AI) 및 머신러닝(ML) 애플리케이션의 도입으로 클라우드 기반 워크로드가 기하급수적으로 증가하면서 고속 네트워킹 프로토콜의 가속화를 지원하기 위해 더 많은 대역폭에 대한 수요가 급증하고 있습니다. 이는 2~3년마다 속도가 두 배로 빨라지는 역사적 추세가 자동화 시대에는 더욱 빨라질 수 있음을 의미합니다.
Halved latency, doubled speed, limitless possibility
.png?width=140&height=140&name=Untitled%20design%20(12).png)
인공지능(AI)과 머신러닝(ML) 기술을 구현하는 데 필요한 성능 수준은 최신 PCI Express®(PCIe®) 표준인 PCIe 6.0 사양을 통해 구현할 수 있습니다. 64.0 GT/s의 고성능 대역폭을 제공하는 PCIe 6.0은 이전 PCIe 5.0의 데이터 전송 속도를 두 배로 높여 병목 현상을 없애고 실시간 애플리케이션과 서비스가 최적의 성능을 발휘하는 데 필요한 low latency를 제공합니다.
Staying ahead of heightened market demand
.png?width=140&height=140&name=Untitled%20design%20(15).png)
PCIe 6.0은 테스트 엔지니어가 점점 더 컴퓨터 집약적인 시스템에 필요한 더 높은 대역폭과 더 낮은 latency에 대한 시장 수요를 앞서갈 수 있도록 PCI-SIG이 업계를 선도하는 사양을 지속적으로 제공하는 또 다른 예입니다. 디지털화의 물결이 계속해서 산업을 압도함에 따라 데이터 센터, 고성능 컴퓨팅(HPC), 스토리지 애플리케이션 및 기타 시장 부문에서 속도에 대한 필요성은 필연적으로 점점 더 커질 것입니다.
.png?width=120&height=120&name=Untitled%20design%20(13).png)
Become PCIe® certified
PCIe Integrators List (IL)에 가입하세요. 신뢰할 수 있는 PCI-SIG 위원회 지원 파트너인 GRL과 같은 일부 PCI-SIG 워크샵에서만 제공됩니다.
PCIe® 6.0: The next frontier of AI and ML applications
%20(1).png?width=600&height=338&name=Blog%20Images%20(1)%20(1).png)
PCI-SIG®는 폼 팩터와 관련된 PCIe® I/O 버스 사양을 정의하는 전자 산업 컨소시엄입니다. 12년 동안 900개 기업의 회원사로 구성된 PCI-SIG는 컴플라이언스와 상호 운용성을 지원하기 위해 신뢰할 수 있는 데이터 전송 사양과 메커니즘을 지속적으로 발표하고 있습니다.
High-speed serial computer 확장 버스 표준은 PCIe 2.0 이후 PCIe를 설치할 때마다 데이터 전송 속도가 두 배로 증가했으며, 2003년 2.5Gb/s의 PCIe 1.0 시절부터 지금까지 많은 발전을 거듭해 왔습니다. 이러한 발전은 코딩 체계의 효율적인 개선과 PCIe 5.0에서 클럭 속도의 증가 없이 두 배의 데이터 전송률을 가능하게 하는 PCIe 6.0의 PAM4 신호의 중요한 사용과 같은 단일 변조 변경 덕분에 가능했습니다.
PCle® Technology benefits
- Double Bandwidth: Increases the data rate to 64 GT/s, double the PCle 5.0 specification data rate with maximum bidirectional bandwidth of up to 256 Gb/s for x16 lanes
- Low Latency: By Utilizes Flow Control Units with fixed size (Flits) enabling lightweight FEC (forward error correction) with PAM4 signaling and CRC (cyclic redundancy check) with no latency impact
- Backwards compatible: Maintains compatibility with previous generations of PCle 5.0, 4.0, 3.0, 2.0, and 1.0 technology
- Low Power State: Allows traffic to run on a reduced number of lanes to save power. This is a critical feature. Maintains at least one active lane at all times to allow uninterrupted traffic flow.
AI and ML market use cases for PCle® Technology
클라우드로 업무를 이전하는 기업의 비율이 증가함에 따라 데이터센터 제조업체는 여러 프로세스를 실행할 수 있는 단일 컴퓨터를 구축하기 위해 인공지능(AI) 및 머신러닝(ML) 워크로드에 더 많은 관심을 기울이고 있습니다. AI와 ML의 통합은 향후 데이터 전송 수요를 지원하는 데 필요한 대규모 컴퓨팅 성능 및 스토리지 공간과 분리할 수 없습니다. PCIe는 CPU, GPU 및 기타 노드 간에 고대역폭 데이터를 이동하는 인터페이스 중요사항을 형성함으로써 이 모든 것을 가능하게 합니다. 즉, PCIe6.0 아키텍처는 CPU와 AI 가속기 사이의 중요한 가교 역할을 합니다.
Architecture Design Challenges
The following architectural challenges need to be overcome to ensure that the system is designed as it should be and the system works as expected:
- SI simulation to deal with complicated system design using equalizers, re- driver and lossy connector/channel and to maintain reasonably low BER regardless of PAM4 modulation
- Electrical Validation to make sure that the signal integrity is achieved as expected (electrical performance, error rate, equalization settings, etc.)
- Functional Validation to check if the performance meets expectations (Although FEC and CRC is implemented, if "Retry" happens often performance goes down).
Signal Equalization
More selections in equalizer settings are available in PCIe 6.0 specification
Re-timer use case
Difference between re-timer and re-driver
Re-timer supports the system which has a long channel. It’s important to note that up to 2 re-timers can be used between root complex and device.
PAM4 modulation
While NRZ has 1 bit per 1 clock cycle, PAM4 has 2bits per 1 clock cycle. In addition, PAM4 has a worse signal-to-noise ratio compared to NRZ, but has a higher BER expected than NRZ’s 10E-12 BER.
.png?width=100&height=100&name=Icons%20(2).png)
Only the latest news
GRL 뉴스레터를 구독하면 항상 최첨단 기술 소식을 가장 먼저 받아볼 수 있습니다.
/%E5%BE%9E%20VESA%20%E8%BF%91%E6%9C%9F%E9%87%8B%E5%87%BA%E7%9A%84%E6%96%B0%E8%A6%8F%E7%AF%84%20(DisplayPort%202.1%E3%80%81ClearMR%E3%80%81AdaptiveSync)%20%E6%B4%9E%E5%AF%9F%E5%85%A8%E7%90%83%E5%BD%B1%E9%9F%B3%E8%B6%A8%E5%8B%A2.png?width=750&height=500&name=%E5%BE%9E%20VESA%20%E8%BF%91%E6%9C%9F%E9%87%8B%E5%87%BA%E7%9A%84%E6%96%B0%E8%A6%8F%E7%AF%84%20(DisplayPort%202.1%E3%80%81ClearMR%E3%80%81AdaptiveSync)%20%E6%B4%9E%E5%AF%9F%E5%85%A8%E7%90%83%E5%BD%B1%E9%9F%B3%E8%B6%A8%E5%8B%A2.png)
