Granite River Labs, GRL
Wing Tseng
이 문서에서는 DDR에 대한 개요를 다음과 같이 설명합니다:
Double Data Rate (DDR)을 이해하려면 먼저 주요 3C 제품(computer, communication, and consumer electronics)에서 메모리가 어떻게 작동하는지 이해해야 합니다. 메모리는 장치가 작동하는 동안 프로그램이 안전하게 보관되는 임시 데이터 저장 영역입니다. 이 저장 공간을 통해 장치는 저장된 정보를 빠르게 검색하여 프로그램 간에 전환할 수 있으므로 보다 원활하고 효율적인 사용자 환경을 만들 수 있습니다. DDR 기술은 데이터 전송 속도를 개선하고 전력 효율을 최적화하여 데이터 검색 프로세스를 개선하므로 2000년에 처음 등장한 이래 최신 디바이스에 널리 사용되고 있습니다.
Figure 1: Chart of DRAM and SRAM memory sub-categories further broken down into SDRAM and RDRAM standards
장치 저장 메모리는 크게 두 가지 범주로 나눌 수 있습니다: Dynamic Random Access Memory(DRAM)와 Static Random Access Memory(SRAM)입니다. Rambus DRAM(RDRAM), Fast Page Mode RAM(FP RAM), Extended Data Out RAM(EDO RAM)과 같은 다른 유형의 RAM도 있지만, 널리 사용되지 않는 드문 메모리 유형으로 간주됩니다. 따라서 이 문서에서는 이에 대해 자세히 설명하지 않습니다.
DRAM과 SRAM은 모두 휘발성 메모리로 간주되며, 이는 데이터를 유지하기 위해 지속적인 전원 공급이 필요하다는 의미입니다. DRAM은 커패시터(capacitors)와 트랜지스터(transistors)를 사용하는 반면, SRAM은 주로 플립플롭(flip-flops)을 사용하며 일반적으로 캐시(cache)에 배치됩니다. 최근에는 Synchronous Dynamic Random Access Memory(SDRAM)로 알려진 DRAM 유형이 가장 많이 사용되는 DRAM으로 부상하고 있습니다. SDRAM은 단일 데이터 전송률 SDRAM(또는 SDR SDRAM)으로도 널리 알려져 있으며, 메모리 클럭과 CPU 프로세서를 동기화하여 SDRAM 블록 주파수를 100MHz를 초과할 수 있게 함으로써 데이터 전송을 실시간에 가깝게 만듭니다.
DDR과 SDRAM의 주요 차이점은 DDR이 데이터 전송 속도를 두 배로 높이기 위해 설계된 DDR SDRAM 또는 Double Data Rate SDRAM의 약자라는 사실을 알게 되면 명확해집니다. 다음 표에서는 두 메모리 기술 간의 기술적 차이점에 대해 자세히 설명합니다:
Table 1: Three defining differences that separate SDRAM and DDR
DDR 사양은 JEDEC Solid State Technology Association이라고도 하는 JEDEC(Joint Electron Device Engineering Council)에서 개발 및 설정합니다.
Table 2: Specifications of DDR throughout history
역사적으로 DRAM 사양은 더 높은 전송 속도와 더 낮은 작동 전압을 구현하기 위해 발전해 왔습니다. 한 가지 중요한 이정표는 DDR2와 그 이전에 사용되었던 T-브랜치를 각 메모리 칩에 명령/주소 및 클럭 신호를 보다 효율적으로 전송할 수 있는 fly-by series로 대체한 DDR3가 도입되면서 이루어졌습니다.
또 다른 획기적인 발전은 DDR4에서 이루어졌는데, CPU 프로세서를 여러 메모리 칩 컨트롤러에 연결하는 "multi-branch" 접근 방식을 사용하여 형성된 메모리 연결이 CPU와 "지점 간" 연결을 설정하는 개별 채널로 대체되었습니다. 이 직접 채널 접근 방식은 메모리 액세스 효율을 높이고 전력 소비를 줄여 시스템 성능을 향상시켰습니다.
DDR5의 개발은 더 높은 대역폭 수준의 고밀도 메모리 스틱을 만들 수 있는 잠재력으로 인해 3C 제조업체들 사이에서 큰 기대를 모아왔습니다. DDR5는 메모리 칩 용량을 16기가비트에서 64기가비트로 높이고 각 칩에 최대 8개의 다이 스택을 지원하여 모듈당 2TB의 용량을 최대화함으로써 이를 가능하게 합니다.
JEDEC의 지정된 데이터 전송률 범위는 DDR5-3200에 이르지만, 메인스트림 DDR5 제품의 데이터 전송률은 대략 DDR5-4800에서 시작하는 경향이 있습니다. 이는 DDR4의 데이터 전송률 범위인 DDR4-1600에서 DDR4-3200에 비해 크게 증가한 것입니다. 또한 DDR4의 단일 64비트 채널에 비해 DDR5 메모리 모듈에는 두 개의 독립적인 32비트 채널이 장착되어 있습니다.
전력 효율성 측면에서 DDR5는 DDR4의 작동 전압인 1.2V를 1.1V로 낮췄습니다. 이 글을 쓰는 시점에서 모든 1.1V 메모리 키트는 JEDEC의 지정된 타이밍을 준수합니다.
그러나 더 많은 핀을 도입한 DDR4와 달리 DDR5는 여전히 동일한 288핀 배열을 고수하고 있습니다. 여기서 유일한 변화는 노치 위치를 변경하여 신규 사용자가 DDR5 메모리 모듈을 DDR4 슬롯에 실수로 삽입하거나 그 반대의 경우를 방지하기 위해 핀 배치가 달라졌다는 점입니다.
DDR 신호는 메모리 컨트롤러와 모듈 간에 데이터가 정확하고 효율적으로 전송될 수 있도록 함께 작동합니다. 클록, 데이터, 데이터 스트로브, 제어, 액세스 등 5가지 주요 DDR 신호 유형은 데이터 저장, 검색, 전송, 검증 등에서 시너지 효과를 발휘합니다. 다음 표에서는 각 신호에 대해 자세히 설명합니다:
Table 3: Description of the main DDR Signal Types
DDR은 읽기 및 쓰기 메모리 사이클이 동일한 신호 트레이스에서 발생하지만 시간 간격이 다른 반이중 작동을 사용하여 작동하도록 설계되었습니다. 따라서 제조업체는 정확한 DDR 테스트 분석을 위해 읽기 및 쓰기 주기를 구분하는 것이 중요합니다.
DDR 읽기 및 쓰기 사이클은 정렬되지 않기 때문에 안정적인 하이 또는 로우 페이즈 동안 데이터(DQ)를 래치하기 위해 differential strobe signals(DQS)가 필요합니다. DQ와 DQS는 읽기 사이클 동안에는 동위상이고 쓰기 사이클 동안에는 90도 위상차가 있다는 점에 유의하세요.
현재 DDR 유형은 크게 다음 세 가지로 나눌 수 있습니다:
Table 4: DDR types and categories
LPDDR은 스마트폰 및 태블릿과 같은 모바일 장치를 위해 특별히 설계된 저전력 동기식 동적 랜덤 액세스 메모리입니다. LPDDR은 성능, 배터리 수명, 따라서 데이터 전송 측면에서 DDR과 크게 다릅니다.
예를 들어, LPDDR이 탑재된 장치는 동급의 DDR 장치보다 전력을 적게 사용합니다. 반대로, 동일한 벤치마크의 메모리 테스트에서는 DDR 장치가 LPDDR 장치보다 더 나은 성능을 보여야 합니다.
따라서 새로운 설치가 이루어질 때마다 발전해 온 DDR과 LPDDR 작동 전압 값의 차이점을 이해하는 것이 중요합니다:
Table 5: Operating voltage values of DDR and LPDDR
제품 개발에 필요한 종합적이고 신뢰할 수 있는 DDR 컴플라이언스 테스트를 찾고 계신가요? DDR에서 DDR5, LPDDR에서 LPDDR5에 이르는 사양을 포괄하는 DDR 컴플라이언스 테스트 서비스를 찾고 계신다면, GRL의 전문가들이 모든 사양을 처리할 수 있는 지식과 장비를 갖추고 있습니다. 지금 바로 GRL에 문의하여 귀사의 제품이 최신 산업 표준을 충족하는지 확인할 수 있는 전문 상담을 받아보십시오.