PCI Express CEM 6.0 規格和 PCIe 6.0 PHY 測試規格詳細解釋如何測量傳輸(Tx)、接收(Rx)和其他電氣參數。這也是 PCI-SIG 為 64 GT/s 定義的 PCIe 6.0 電氣合規標準的一部分。 今天讓我們進一步了解 Rx 和 Tx 鏈路均衡測試的設定和要求。
PCIe 6.0 CEM 接收端 (Rx) 合規性測試必須使用頻寬50 GHz（或以上）高效能示波器來準確執行壓力眼圖 (Stressed eye) 校準。使用PCIe 6.0 CEM 自動化軟體 如 GRL-PXE6-CEM-RXA 軟體，自動化進行誤碼儀（BERT）和即時示波器的校準，可大大縮短設備校準和測試時間，使整個過程更加順暢。
要執行 Rx 和 Tx 鏈路均衡測試 (Link EQ Test)，可以使用具有鏈路訓練和模式生成功能的協議感知誤碼儀(BERT)，通過 LTSSM 狀態機內的恢復狀態，強制的把待測物(DUT) 進入 Loopback 狀態進行測試。同時必須確保測試使用的高頻同軸電纜都具有適當的頻寬和相位匹配，偏移小於1ps。
測試設備需求：
執行 CEM 合規性測試必須準備 PCI-SIG Gen6 合規測試治具套件，測試套件包含：Compliance Load Board (CLB)、Compliance Base Board (CBB)，可變 ISI 板，以及多種電纜配件。這些電路板和電纜將搭配 BERT 和高頻示波器用於校準和驗證 PCIe Gen6 接收端的合規度。
測試安裝概述：
PCIe 6.0 CEM Rx 校準設定參考。
Gen6 Rx測試，首要須先對測試治具 CBB/CLB 及 ISI 通道，依據 CTS 對Insertion loss 要求，使用向量網路分析儀 (VNA)進行量測。
接著，再以此選定的ISI通道，進行 Stressed Eye 校準，校準分兩步驟進行，步驟一先進行 TP3(短通道)，步驟二則是 TP2（長通道），分別進行以下校準項目。
TP3 校準
TP2 (長通道) 校準
隨著所需參數的調整，用於 CEM 規範的 Sigtest Tool 或 Base 規範的 Seasim 將在後台進行後處理，同時也對最終stressed eye做驗證。由於參數值組合繁多，僅靠人工就會將整個過程延長到好幾天，以及最終stressed eye設定有任何變化，都需要再次重新執行校準。因此，強烈建議透過 GRL PCI Express 6.0 接收端自動化校正與測試軟體 (GRL-PXE6-RXA) 自動化進行 PCIe 6.0 主機和 Add-in Card校準及測試。
Rx 和 Tx 鏈路均衡 (以下簡稱 Link EQ) 測試在 64.0 GT/s 的速度，包括以下多個測試項目：
對於校準，強烈建議工程師將測試過程自動化，讓設備自動配置為所需的設定，進而讓 DUT進入Loopback來測試。
PCIe 6.0 CEM Tx 和 Rx 連結平衡測試設定參考
為了讓 DUT 執行測試並進入 Loopback mode，自動解決方案將設置 BERT 與DUT進行 Link Training 到 L0 狀態，接著進入 Recovery 狀態，以及進入 Loopback 狀態，以準備好進行測試。 透過 Rx 路徑的校準 Stressed Eye 訊號用於測量 first BER (FBER) 以確保實現 1E-6 或更高的 FBER。
PCIe 6.0 CEM Rx 合規性測試設定例表。
想享受 PCIe Gen 1.0至6.0專家所提供的諮詢服務就趕快聯絡 GRL。 與經驗豐富的專家合作就可快速滿足最新的行業標準。